⑩ 日本国特許庁(JP)

⑪特許出願公開

⑩ 公 開 特 許 公 報 (A) 平1-199469

⑤Int. Cl. 4

識別記号

庁内整理番号

43公開 平成1年(1989)8月10日

H 01 L 29/78 21/322

29/68

29/74

3 2 1

J -8422-5 F L -7738-5 F 8526-5 F

8526-5 F N-7376-5 F

審査請求 有 請求項の数 3 (全5頁)

半導体装置

②特 願 昭63-22803

20出 願 昭63(1988) 2月4日

@発明者 荻野 正信

神奈川県川崎市幸区堀川町72 株式会社東芝堀川町工場内

⑪出 顋 人 株式会 社東芝 神奈川県川崎市幸区堀川町72番地

個代 理 人 弁理士 諸田 英二

明細書

1. 発明の名称

半導体装置

- 2. 特許請求の範囲
- 1 2つの半導体基板のうち少なくとも一方の基板の主面及び該主面近傍に結晶欠陥が導入されている該主面を接着面として、2つの半導体基板を互いに密着接合してなる複合半導体基板を具備することを特徴とする半導体装置。
- 2 結晶欠陥が、アクセプタ又はドナー不純物でない原子を基板に導入することにより形成される特許請求の範囲第1項記載の半導体装置。
- 3 アクセプタ又はドナー不純物でない原子が、Ar、Kr、Xe及びRnのいずれか1つの原子又はこれら原子の混合物である特許請求の範囲第2項記載の半導体装置。
- 3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明は、PN接合を有する半導体装置に関

するもので、特に蓄積電荷の速い消滅を必要とす る高速スイッチング半導体装置に使用されるもの である。

(従来の技術)

高速のスイッチング動作を要求される半導体装 置は種々あるが、ことでは絶縁ゲートバイポーラ トランジスタ(Insulated GateB ipolar Transister, IGBT. あるいは伝導度変調型MOS FETと呼ばれる こともある。 以下IGBTと略配する)を一例 として説明する。 第5回は従来のIGBT案子 の模式的断面図である。 IGBTは、高濃度の ポロンをドープした P 型半導体基板 1 の上に、 高濃度のN^領域2及び低濃度のN^領域3をエ ピタキシャル成長させ、N f 領域3に公知の二重 拡散縦型MOS FET (以下VD MOSFE Tと略記する)を形成したものである。 肌 ち P ボディ領域4及びN・ソース領域5は、ゲート電 極6及びゲート酸化膜7の積層膜を共通のマスク としてセルフアライン的に拡散形成される。

ってIGBTは、従来のVD MOS FETの N・ドレイン領域2にP・領域1を付加したもの IGBTは、オン状態ではソースから ドレイン領域に多数キャリア(電子)が流入する と、これにより P・ 領域から少数キャリア (正孔) が注入され、ドレイン領域にはVD MOSFE Tに比し多量の過剰少数キャリアが存在する。I GBTは、このため大電流を通電しても小さな順 方向電圧(Vi)となり、しかもVD MOSF ETと同様高耐圧大電流をゲート電圧により速や かにターンオンできる特徴を持つ素子である。し かしながらターンオフ特性は、蓄積されている前 記過剰少数キャリアのため低下する。 この欠点 を補うためドレイン領域中の少数キャリア(正孔) のライフタイムを短くする手段がとられている。 即ち基板に電子線等を照射したり、あるいはAu、 Pも等の重金属の拡散により、再結合中心となる 深い準位 (deep level) 8 (×印で示 す)が基板全体にわたり形成されている。 しか し一般にこれらのライフタイム制御法は、ライフ

タイムを低減化でき、素子の高適化をもたらす反面、順方向阻止状態の素子を流れるリーク電流が増大し、又オン電圧(V・)が上昇する等の欠点を持っている。 第6図は、ターンオフ時間(ルsec)(縦軸)と順方向オン電圧V・(V)(横軸)との関係を示す曲線の一例で、ターンオフ時間を短くすると、オン電圧V・は増加する。

(発明が解決しようとする課題)

前述のようにICBTはVD MOS FETに比し大電流を流してもオン電圧を低く保つことができるが、ターンオフ特性が劣化する。 これを改善するための従来技術では、リーク電流が増加したり、オン電圧(V・)が上昇するという課題がある。 本発明の目的は、このようなど、対課題がある。 本発明の目的は、このようなく、オフ語に(V・)の上昇も小さく、しかもターンオフ特性の良い高速スイッチング用半導体装置を提供することである。

[発明の構成]

(課題を解決するための手段)

本発明の第1の請求項に係る半導体裝置は、2 枚の半導体基板を密者接合した複合基板を使用したもので、接着前に一方の基板又は両方の基板の接着面及びその近傍に結晶欠陥を導入した後密者接合し、接着界面近傍に結晶欠陥を局在させた複合半導体基板を具備することを特徴とするものである。

本発明の第2の請求項は、結晶欠陥が、アクセプタ又はドナー不純物でない原子を基板に導入することにより形成される第1請求項記載の半導体装置である。

又本発明の第3の請求項は、アクセプタ又はドナー不純物でない原子が、Ar、Kr、Xe及びRnのいずれか1つの原子又はこれら原子の混合物である第2請求項記載の半導体装置である。

(作用)

接着面近傍に形成される結晶欠陥はキャリアの再結合中心として作用し、該領域のキャリアのライフタイムを短くする。 PN接合を有する半導体装置、例えばIGBT、SCR等の電力用スイ

ッチング装置においてオン期間中に特定能動領域 例えばドレイン領域に蓄積された過剰少数キャリ アは、オフ状態に移行する際、 遮やかに排除され ることが必要で、前記結晶欠陥は過剰少数キャリ アの減少を促進し、ターンオフ時間を短くする効 果がある。

又結晶欠陥を設けることによって生ずる従来技術の課題であるリーク電流(オフ電流及び逆電流)の増加及びオン電圧(V・)の上昇を極力抑えるためには、結晶欠陥領域は一定の領域に限定し、かつこの領域を特性劣化を最小にできる位置に配設することが必要である。 複合半導体基板を使用し、接着面近傍に結晶欠陥領域を形成するのは、結晶欠陥領域を限定し、基板の深い位置にこれを配設することが容易にできるからである。

結晶欠陥は、電子線、中性子線等の照射によっても形成できるが、所望の領域に限定することが難しいので、原子を基板に導入することにより形成する。 しかしこれにより装置の作動領域のキャリア密度が大きく変化し、該装置の特性に影響

を与えることは好ましくないので、導入する原子 はアクセアタ又はドナー不純物でない原子とする。

結晶欠陥の形成が容易であり、又形成された結晶欠陥がウェーハプロセスの種々の無処理によって変化しないことが望ましく、このため基板に導入する原子は原子量の大きいAF、KF、XB及びRPのいずれか又はこれら原子の混合物を使用する。

(実施例)

を実施する。 この処理工程では前記シリコンウ エーハ鏡面に吸着していると想定される水分はそ のまま残し、過剰な水分を除去するもので、この 吸着水分が殆ど揮散する100℃以上の加熱乾燥 は避ける。 これらの処理を経たシリコンウエー ハを、例えばクラス1以下の清浄な大気雰囲気に 設置して、その鏡面間に異物が実質的に介在しな い状態で相互に密着して接合する(同図(c)参 照)、 次にO₂とN₂の割合が1/4の雰囲気 で1100℃2時間熱処理し、接着界面19の原 子同志の結合を強固なものとする(周図(d)参 照)。 次に接着面19からN‐型基板13の表 面までの距離が110μmになるまで、基板13 を研磨し、鏡面に仕上げる(同図(e)参照)。 その後公知の製造方法によりN⁻型基板13にV MOS FETを形成し、第1図に示す!G BTを得る。

このようなAIイオン注入により形成した結晶 欠陥18は、透過型電子顕微鏡による観察から、 多結晶シリコンから成っていることが判明した。

第2図は、その製造工程を示す断面図である。 まず、リン (P)をドープした比低抗 60~80 Ω cm の N 型 シリコン (ミラー 指数 (100)) 基 板13を用意し、その被接着面19aを鏡面研磨 して表面祖さ1308以下とする。 次にこの被 接着面にPイオンを加速電圧40keV、注入量 2×10¹⁵ atoms/cm² でイオン注入し、 N・領域12を形成する(同図(a)参照)。 次に該表面にAFイオンを150keV、注入量 3×10 tatoms/cm² でイオン注入し結晶 欠陥18を導入する(周図(b)参照)。 ボロンをドープした比抵抗 0.013~0.01 6 Ω cm の P 型 シリコン (ミラー 指数 (100)) 基板11を用意し、その被接着面19bを鏡面研 磨して表面粗さ1308以下に形成する. N - 型基板13及びP*型基板11を洗浄し、脱 脂並びにシリコンウエーハ表面に被者するスティ ンフィルムを除去する。 次にこのシリコンウエ 一ハ鏡面19a及び19bを清浄な水で数分程度 水洗し、室温でスピンナー処理のような脱水処理

上記のように結晶欠陥を主としてドレインN* 領域12に局在させた構造のIGBTは、結晶欠陥がドレインの全領域に分布する従来のIGBT に比し、オン電圧(V,)の上昇は低い値におさ えられる。 又順阻止電圧印加時、N-領域13 に形成される空乏層内には前記結晶欠陥は含まれ ないので、リーク電流(オフ電流)の増加はない。

第4図はIGBTの順方向オン電圧(V・) (機軸)とターンオフ時間(μ sec)(縦軸)との相関を、本実施例(●印)のIGBTと従来構造(○印、第5図のIGBTで、電子線照射により深い準位を形成)のIGBTとについて比較したものである。 間図によればターンオフ時間が0.5μ sec 以下になると、特に V・の増加量が小さくなり、本発明の効果が顕著に現われる。

次に前記第1実施例のAFイオン注入のかわりに、〇(散素)イオンを加速電圧100keV、注入量3×10matoms/a゚でイオン注入し、そのほかの工程は第1実態例と同様な方法で「GBTを作製した第2の実施例について述べる。

この時の結晶欠陥18は転位が多く発生しており、 A「イオン注入とは異なった性質を示していた。 第4図に本実施例(△印)のIGBTのターンオ フ時間(μ Sec)とオン電圧(V,)との相関を 示す。 第1 実験例と間様ターンオフ時間が 0. 5μ sec 以下のところで V · の低減化効果が見ら しかし第1実施例のAΓイオン注入に比 べてその効果は少し落ちる。 これは先に指摘し たように、Arイオン注入とOイオン注入とでは 形成される結晶欠陥の種類が異なり、結晶の乱れ 方がAIの方が大きく、従って深いエネルギー準 位の数がAFの方が多くなるためと考えられる。 事実T. E. Seidel等はOよりArの方が 結晶の乱れが大きいことを指摘している(J.A ppl. Phys, Vol46, Na. 2, 1975 年, P600)。

上記Arのような著しい効果は、Arより原子番号の大きい同種の不活性ガスであるKr、Xe、Rnでも同様に期待できる。 又不活性ガス以外でも、例えばSi、C、Geのような4個の原子、

イリスタのターンオフ時間は主としてN - ベース 領域33における過剰少数キャリアの再結合に支 配される。 又オフ時の順電圧印加による空乏層 はN - ベース領域33のカソード側に形成される。 このため結晶欠陥層38はN - ベース領域内のア ノード側に設ける。 これによりオン電圧及びリ ーク電流の増加をできるだけ小さく抑え、ターン オフ時間を短くすることができる。

[発明の効果]

本発明においては、接着面近傍に結晶欠陥を局在させた複合半導体基板を使用することにより、少数キャリアのライフタイムキラーとなる深い取水ルギー準位を、半導体装置の所望の位置に形成することが可能となり、又深いエネルギー準位の数を適当に選択することによりを易りに制御でネルを動きにより、不必便なのののののののののののののののののののののののののののののののののののでは、不必で、というに見られると順方向はアンオフ時間を短くしようとすると順方向オン電圧及びリーク電流が増加するという課題は解決

Fe、C1等S1中で電気的に不活性な原子であれば、イオン注入量を多くして(一般に10 a toms/cm 以上)、量は少ないが深いエネルギー準位を形成することが可能である。

上記実施例は、IGBTを例にとり説明したが、 スイッチング速度を要求される半導体素子一般、 例えばGTO、SCR等に適用でき、同様の効果 が得られる。 第3図は、本発明を逆阻止3端子 サイリスタ (SCR) に適用した一例を示す断面 図である。 この素子はカソード電極 (K) に接 続するN+エミッタ領域31、ゲート電極(G) に接続するPベース領域32、N・ベース領域 33及びアノード電極 (A)に接続するP°エミ ッタ領域34からなるNPNP積層構造の逆阻止 3 端子サイリスタである。 N 基板 3 3 の一方 の主面に結晶欠陥層38を形成し、該主面と P * 基板34の一方の主面とを密着接合した複合基板 (授着面39)を作り、N-基板33側の表面か ら不純物を拡散してPベース領域32及びN'エ ミッタ領域31を形成したものである。 このサ

され、リーク電流が少なくオン電圧(V,)の上 昇も小さく、しかもターンオフ特性の良い高速ス イッチング用半導体装置を提供できた。

4. 図面の簡単な説明

第1 図は本発明の半導体装置の実施例(I G B T)の断面図、第2 図は第1 図に示す I G B T の製造工程を示す断面図、第3 図は本発明の半導体装置の他の実施例(S C R)の断面図、第4 図は本発明及び従来のそれぞれの半導体装置(I G B T)のターンオフ時間と順方向オン電圧との関係を示す特性曲線、第5 図は従来の半導体装置(I G B T)の断面図、第6 図は従来のI G B T のターンオフ時間と順方向オン電圧との関係を示す特性曲線である。

 1、11…P*型半導体基板(IGBTのP*

 領域)、2、12…N*領域(ドレイン領域)、

 3、13…N*型半導体基板(ドレイン領域)、

 4…Pボディ領域、5…N*ソース領域、6

 ・・・ゲート電極、7・・・ゲート酸化膜、8、18、38・・・結晶欠陥(深いエネルギー準位)、19、

特開平1-199469(5)

3 9 ···接着面、 1 9 a 、 1 9 b ···被接着面、 3 3 ··· N ⁻ 基板 (N ⁻ ベース領域) 、 3 4 ··· P ⁺ 基板 (P ⁺ エミッタ領域) 。







